3. PLL 기본 이론 및 안정성 (상세)

본 문서는 KAIST 조성환 교수님의 “Phase Locked Loops” 강의 자료 중 3. Fundamentals of PLLs 파트를 상세하게 정리한 노트입니다.

1. PLL의 기본 구성 요소 (Building Blocks) (p.50)

PLL은 입력된 레퍼런스 클럭의 위상과 주파수를 추적하여 원하는 출력 클럭을 합성해내는 피드백 제어 시스템입니다. 주파수 합성기(Frequency Synthesizer)로 동작할 때는 분주기(Divider)를 포함합니다.

VCO (Voltage Controlled Oscillator): 입력 제어 전압( $v_{c t r l}$ )에 비례하여 주파수를 생성합니다. 주파수는 위상의 미분이므로, 위상 관점에서 볼 때 VCO는 위상을 누적하는 **이상적인 적분기(Ideal Integrator, $K_{V CO} / s$ )**로 모델링됩니다.
Divider (분주기): 출력 주파수와 위상을 $N$ 으로 나눕니다 ( $f_{o u t} / N$ ). 루프 대역폭 내의 위상 노이즈도 $N$ 배로 스케일링하는 특징이 있습니다.
PFD (Phase Frequency Detector): 두 입력 신호의 위상(및 주파수) 차이를 감지하여 펄스(UP/DN)를 생성합니다. (Tri-state PFD의 경우 주파수 차이도 함께 감지하여 원칙적으로 무한한 Lock range를 제공합니다.)
Loop Filter (루프 필터): PFD에서 출력된 불연속적이고 이산적인(Discrete) 펄스를 저역통과 필터링(Smoothing)하여 부드러운 직류 제어 전압( $v_{c t r l}$ )으로 변환합니다. PLL 전체의 동적 특성(루프 대역폭, 안정성 등)을 결정하는 핵심 블록입니다.

2. Type I vs Type II PLL의 구조 및 전달 함수 유도 (p.68)

제어 이론의 관점에서 시스템의 ‘Type’은 개루프 전달 함수(Open-Loop Transfer Function, $G (s)$ ) 내에 존재하는 원점 폴(적분기, $1/ s$ )의 개수로 결정됩니다. 편의상 피드백 경로에 분주기( $1/ N$ )가 포함된 주파수 합성기의 기본 모델을 기준으로 두 Type의 특성을 유도해 보겠습니다.

[ Type I PLL 블록 다이어그램 ]

           +-------+       +--------+       +----------+
 Φ_in(s)   |  PFD  |       |   LF   |       |   VCO    |  Φ_out(s)
----(+)--->| K_PD  |------>|  K_F   |------>| K_VCO /s |------->
     ^ (-) +-------+       +--------+       +----------+   |
     |                                                     |
     |                     +--------+                      |
     +---------------------|  1 / N |<---------------------+
                 Φ_div(s)  +--------+

2.1. Type I PLL

Type I PLL은 루프 필터 $F (s)$ 가 단순히 상수 이득이거나 적분기능이 없는 수동 필터로 구성되어, 순수 적분기( $1/ s$ )가 VCO에만 1개 존재하는 구조입니다.

루프 필터: $F (s) = K_{F}$ (상수로 가정)
개루프 전달 함수 (Open-Loop Transfer Function, $G (s)$ ): 피드백을 끊었을 때 위상 오차( $ϕ_{e}$ )부터 분주된 출력( $ϕ_{d i v}$ )까지의 전달 함수입니다. $G (s) = \frac{ϕ _{d i v} ( s )}{ϕ _{e} ( s )} = K_{P D} \cdot K_{F} \cdot \frac{K _{V CO}}{s} \cdot \frac{1}{N} = \frac{K}{s N}$ (단, 포워드 게인 $K = K_{P D} K_{F} K_{V CO}$ )
폐루프 전달 함수 (Closed-Loop Transfer Function, $H (s)$ ): 입력 위상( $ϕ_{in}$ ) 대비 분주된 출력 위상( $ϕ_{d i v}$ )의 응답을 구하면 다음과 같습니다. (전체 출력 $ϕ_{o u t}$ 은 이 값에 $N$ 을 곱하면 됩니다.) $H (s) = \frac{ϕ _{d i v} ( s )}{ϕ _{in} ( s )} = \frac{G ( s )}{1 + G ( s )} = \frac{\frac{K}{s N}}{1 + \frac{K}{s N}} = \frac{K / N}{s + K / N}$
특징: 폐루프 전달 함수가 폴(Pole)이 $s = - K / N$ 하나뿐인 1차 시스템(1st-order LPF)의 형태를 띠므로, 무조건 안정적(Unconditionally Stable)이라는 장점이 있습니다. 하지만 뒤에 설명할 주파수 스텝 입력에 대해 정상 상태 위상 오차가 영구적으로 남는 치명적인 단점 때문에 현대 주파수 합성기에서는 거의 쓰이지 않습니다.

2.2. Type II PLL

Type II PLL은 루프 필터에 커패시터( $C_{P}$ )와 저항( $R$ )이 직렬로 연결되어 PI (Proportional-Integral) 제어를 수행하는 구조입니다. (가장 대표적인 것이 Charge-Pump PLL입니다.) 이로 인해 루프 필터 내에 1개의 적분기( $1/ s$ )가 추가되어, 시스템 전체적으로 원점 폴이 2개가 됩니다.

[ Type II PLL 블록 다이어그램 ]

           +-------+    +-----------------------+    +----------+
 Φ_in(s)   |  PFD  |    |     Loop Filter       |    |   VCO    |  Φ_out(s)
----(+)--->| K_PD  |--->| K_I * (1 + s/z) / s   |--->| K_VCO /s |------->
     ^ (-) +-------+    +-----------------------+    +----------+   |
     |                                                              |
     |                          +--------+                          |
     +--------------------------|  1 / N |<-------------------------+
                      Φ_div(s)  +--------+

루프 필터 (PI 제어기): $F (s) = K_{P} + \frac{K _{I}}{s} = K_{I} \frac{1 + s / z}{s}$ (단, 영점 주파수 $z = K_{I} / K_{P}$ )
개루프 전달 함수 ( $G (s)$ ): $G (s) = \frac{ϕ _{d i v} ( s )}{ϕ _{e} ( s )} = K_{P D} \cdot (K_{I} \frac{1 + s / z}{s}) \cdot \frac{K _{V CO}}{s} \cdot \frac{1}{N} = \frac{K ( 1 + s / z )}{s ^{2} N}$ (단, $K = K_{P D} K_{I} K_{V CO}$ . $s^{2}$ 항이 존재하므로 명확한 Type II 시스템입니다.)
폐루프 전달 함수 ( $H (s)$ ): $H (s) = \frac{G ( s )}{1 + G ( s )} = \frac{\frac{K ( 1 + s / z )}{s ^{2} N}}{1 + \frac{K ( 1 + s / z )}{s ^{2} N}} = \frac{\frac{K}{N z} s + \frac{K}{N}}{s ^{2} + \frac{K}{N z} s + \frac{K}{N}}$
특징: 이 폐루프 전달 함수를 제어 공학의 표준 2차 시스템 모델인 $H (s) = \frac{2 ζ ω _{n} s + ω _{n}^{2}}{s ^{2} + 2 ζ ω _{n} s + ω _{n}^{2}}$ 의 꼴로 매핑(Mapping)하면 아래 3장의 자연 주파수( $ω_{n}$ )와 제동비( $ζ$ ) 공식이 곧바로 유도됩니다. 루프 필터 내부의 적분 작용이 에러를 계속 누적해서 피드백하므로 어떠한 주파수 스텝 변화에도 정상 상태 위상 오차를 완벽하게 ‘0’으로 만들 수 있는 장점이 있으나, 원점 폴이 2개가 겹쳐 시스템이 본질적으로 불안정(Unstable)해지는 문제가 생깁니다. (이를 해결하기 위해 $z$ 라는 영점을 추가한 것입니다.)

3. 안정성(Stability) 확보와 2차 시스템 해석 (p.58)

Type II PLL의 태생적 불안정성을 해결하기 위해, 루프 필터의 커패시터( $C_{P}$ )에 저항( $R$ )을 직렬로 연결하여 전달 함수 상에 **영점(Zero)**을 만들어줍니다. 이 영점(Zero)이 위상 여유(Phase Margin, $Φ_{M}$ )를 공급하여 시스템을 안정화시킵니다.

이를 통해 완성된 Type II PLL의 폐루프 전달 함수(Closed-Loop Transfer Function)는 전형적인 2차 시스템(2nd-order system)의 형태를 띠며, 두 가지 파라미터로 동작이 결정됩니다:

자연 주파수 (Natural Frequency, $ω_{n}$ ): $ω_{n} = \frac{K}{N}$
- $K$ 는 제어 루프의 포워드 게인(Forward Gain)입니다. 루프 게인이 클수록, 분주비( $N$ )가 작을수록 시스템의 반응 속도가 빨라집니다.
제동비 (Damping Factor, $ζ$ ): $ζ = \frac{ω _{n}}{2 z}$
- $z$ 는 루프 필터가 만들어내는 영점(Zero) 주파수입니다. 영점 주파수( $z$ )를 낮출수록(필터의 저항 성분을 키울수록) 제동비가 증가하여 오버슈트(Overshoot)를 억제하고 안정성이 높아집니다. (※ 참고: 구체적인 회로 형태인 Charge-Pump PLL의 경우에는 $K = \frac{I _{CP} K _{V CO}}{2 π C _{P}}$ 등으로 대입되어 계산됩니다.)

3.1. 자연 주파수와 제동비의 직관적 이해

회로 설계 시 보데 플롯에서 위상 여유(Phase Margin)와 개루프 대역폭( $ω_{B W, o p e n}$ )을 주로 확인하지만, 시스템이 얼마나 빠르게 추적하고(속도) 얼마나 출렁거리는지(모양) 직관적으로 이해하기 위해서는 자연 주파수( $ω_{n}$ ) 와 제동비( $ζ$ ) 를 살펴보는 것이 매우 유리합니다.

📝 상세 설명 페이지: 자연 주파수와 제동비의 직관적 이해 (자동차 서스펜션 비유 및 주파수 도메인 지표와의 심층 비교)

이러한 2차 시스템(2nd-order system)에서 안정성과 주파수 응답을 결정하는 주요 수식들은 다음과 같이 정의됩니다:

개루프 대역폭 (Open-Loop Bandwidth, $ω_{B W, o p e n}$ ): $ω_{B W, o p e n} = ω_{n} - 2 ζ^{2} + 1 + 4 ζ^{4}$
위상 여유 (Phase Margin, $Φ_{M}$ ): $Φ_{M} = tan^{- 1} (\frac{2 ζ}{- 2 ζ ^{2} + 1 + 4 ζ ^{4}})$
피킹 주파수 (Peaking Frequency, $ω_{P}$ ) 및 피킹 크기 ( $M_{P}$ ): $ω_{P} = ω_{n} 1 - 2 ζ^{2}$ $M_{P} = \frac{1}{2 ζ 1 - ζ ^{2}}$

저항 $R$ 의 값 조절을 통해 자연 주파수 $ω_{n}$ 과 제동비 $ζ$ (안정성과 오버슈트를 결정)를 독립적으로 분리해서 제어할 수 있는 것이 이 구조의 가장 큰 장점입니다. 보통 개루프 대역폭( $ω_{B W, o p e n}$ )은 대략 $2 ζ ω_{n}$ 으로 근사하여 사용하기도 합니다.

4. 정상 상태 위상 오차 (Steady-State Phase Error) (p.64)

입력 위상이 스텝(Step)이나 램프(Ramp, 주파수 스텝) 형태로 변할 때, 루프가 안정화된 후 최종적으로 남는 위상 오차( $e (\infty) = lim_{s \to 0} s E (s)$ )는 시스템의 Type에 따라 다르게 나타납니다.

입력 종류	수식 표현	Type I PLL	Type II PLL
위상 스텝 (Step Phase)	$\frac{ΔΦ}{s}$	$e_{s t e p} (\infty) = 0$	$e_{s t e p} (\infty) = 0$
주파수 스텝 (Ramp Phase)	$\frac{Δ ω}{s ^{2}}$	$e_{r am p} (\infty) = \frac{N}{K}$ (유한한 오차 발생)	$e_{r am p} (\infty) = 0$ (오차 없음)

직관적 이해 (자동차 추격 모델):
- Type I (적분기 1개): 앞차(입력 주파수)가 일정한 속도로 멀어질 때, 뒤차(PLL)가 쫓아가려면 가속 페달(에러 전압)을 일정하게 밟고 있어야 합니다. 따라서 항상 일정한 거리(정상 상태 위상 오차)를 두고 뒤따라가게 됩니다.
- Type II (적분기 2개): 루프 필터에 적분기가 하나 더 있어서, 에러가 조금이라도 존재하면 가속 페달을 계속 더 깊게 밟아 가속합니다. 결국 앞차와 속도가 완벽히 똑같아질 때까지 가속하므로 결국 오차 없이(위상 오차 0) 완벽하게 따라잡을 수 있습니다.

5. 이산 시간(Discrete-Time) 샘플링 특성과 대역폭 제약 (p.75)

실제 구현된 PFD는 연속적인 아날로그 비교기가 아니라, 매 레퍼런스 클럭 주기( $T_{re f}$ )마다 위상 차이를 샘플링하여 펄스로 내보내는 이산 시간(Discrete-time) 샘플링 시스템입니다.

앞서 계산한 2차 연속 시간 모델(s-domain)로 회로를 설계할 수 있는 이유는, 매 샘플링 주기 사이에 제어 전압( $v_{c t r l}$ )이 크게 변하지 않는다고 가정하기 때문입니다.
대역폭 제약 (Gardner’s Limit): 만약 루프 대역폭( $f_{B W}$ )을 넓혀 응답 속도를 빠르게 만들려고 하다 보면, $f_{B W}$ 가 레퍼런스 주파수( $f_{re f}$ )에 가까워지게 됩니다. 이때 이산 샘플링으로 인한 위상 지연 효과가 발생하여 시스템의 위상 여유가 급격히 떨어지고 결국 발산(Unstable)하게 됩니다.
따라서 널리 통용되는 설계 법칙(Rule of Thumb)으로 **루프 대역폭은 레퍼런스 주파수의 1/10 이하 ( $f_{B W} < f_{re f} /10$ )**로 설정해야 연속 시간 근사가 유효하고 시스템이 안정하게 동작합니다.

6. 응답 속도 (Settling Time) 분석의 한계 (p.76)

PLL이 주파수를 바꾸어 새로운 채널에 안착(Lock)하는 데 걸리는 시간(Settling Time)은 $ω_{n}$ 과 $ζ$ 로 계산할 수 있습니다. 하지만 Type II PLL은 정확하게 위상 오차를 ‘0’으로 만들기 위해 루프 필터의 커패시터를 미세한 전류로 계속 충방전해야 하므로 Type I에 비해 Settling Time이 훨씬 오래 걸리는 단점이 있습니다. 또한 초기 Lock-in 과정에서는 위상차가 너무 커서 PFD가 비선형(Non-linear) 사이클 슬립(Cycle Slipping) 현상을 겪기 때문에 선형 모델로 계산한 시간보다 훨씬 더 오랜 시간이 소요됩니다. 이를 극복하기 위해 상용 칩에서는 초기에 루프 대역폭을 인위적으로 넓히는 가변 대역폭(Variable Loop BW)이나 초기 주파수 세팅 기법 등을 적용합니다.

MY RECORD

문서 탐색