4. Charge-Pump PLL 심층 분석 (상세)

본 문서는 KAIST 조성환 교수님의 “Phase Locked Loops” 강의 자료 중 4. Noise Properties of Charge-Pump PLLs와 CP-PFD 구현 이슈 파트를 상세하게 정리한 노트입니다.

1. 위상 검출기의 발전: XOR에서 Tri-state PFD로 (p.81)

• XOR 위상 검출기 (초기 모델): 과거에 주로 사용되던 위상 검출기로, 두 입력 신호의 위상 차이는 감지하지만 주파수 차이를 구분하지 못하는 치명적인 단점이 있습니다. 이로 인해 입력 신호의 고조파(Harmonics)에 잘못 락(False Lock)되거나 아예 락을 잡지 못하는 경우가 발생할 수 있으며, 락킹 범위(Locking range)가 대략 루프 대역폭(${\omega }_{BW}$) 정도로 매우 제한적입니다. 또한 위상 오차가 0 근처일 때 선형성이 떨어지고, 동작 선형 구간이 매우 좁습니다(0~$\pi$).
• Tri-state PFD (Phase Frequency Detector): 현대 PLL에서 표준으로 사용하는 위상 검출기로, UP과 DN 두 개의 신호 상태 머신(State Machine)을 사용하여 위상뿐만 아니라 주파수 차이까지 정확히 감지합니다. 주파수를 감지할 수 있기 때문에 이론적으로 락킹 범위가 무한대(unlimited)이며 매우 넓은 동작 범위를 제공합니다.
• Charge-Pump (전하 펌프): PFD에서 출력되는 UP/DN 펄스의 폭에 비례하여 일정한 직류 전류($I_{CP}$)를 루프 필터로 밀어 넣거나(Source) 빼내는(Sink) 역할을 합니다. OP-AMP 기반의 능동 필터(Active Filter) 없이 순수 전류 도메인에서 동작하므로 구조가 간단하고 전력 소모를 줄일 수 있어 널리 쓰입니다.

2. CP-PLL의 블록 다이어그램 및 기본 전달 함수 (p.89)

본격적인 노이즈 전달 함수 분석에 앞서, Type II Charge-Pump PLL의 기본 신호 전달 체계와 개루프/폐루프 전달 함수를 유도해 보겠습니다.

[ CP-PLL 블록 다이어그램 ]

           +-------------+      +----------------+      +----------+
 Φ_in(s)   |  PFD + CP   |      |   Loop Filter  |      |   VCO    |  Φ_out(s)
----(+)--->| I_CP / 2π   |----->| R + 1/(s*C_p)  |----->| K_VCO /s |------->
     ^ (-) +-------------+ i_cp +----------------+ v_c  +----------+   |
     |                                                                 |
     |                           +-------------+                       |
     +---------------------------|    1 / N    |<----------------------+
                       Φ_div(s)  +-------------+

• PFD & Charge-Pump 이득 ($K_{PD}$): PFD가 위상 오차 ${\varphi }_e$를 감지하면, 한 주기($2\pi$) 중 ${\varphi }_e$에 해당하는 비율만큼 차지펌프를 켭니다. 따라서 평균적인 출력 전류는 $i_{CP,avg}=I_{CP}\frac{{\varphi }_e}{2\pi }$가 되며, 이 블록의 이득은 다음과 같이 모델링 됩니다. $K_{PD}=\frac{I_{CP}}{2\pi }\text{ [A/rad]}$

• 루프 필터 임피던스 ($Z(s)$): 직렬 연결된 저항 $R$과 커패시터 $C_p$에 전류가 흘러 전압($v_{ctrl}$)을 만듭니다. $Z(s)=R+\frac{1}{s{C}_p}=\frac{1+sR{C}_p}{s{C}_p}$

• 개루프 전달 함수 ($G(s)$): $G(s)=\frac{{\varphi }_{div}(s)}{{\varphi }_e(s)}=\left(\frac{I_{CP}}{2\pi }\right)\cdot \left(\frac{1+sR{C}_p}{s{C}_p}\right)\cdot \left(\frac{K_{VCO}}{s}\right)\cdot \frac{1}{N}=\frac{I_{CP}{K}_{VCO}}{2\pi N{C}_p}\frac{1+sR{C}_p}{s^2}$ 여기서 3장의 공식 ${\omega }_n=\sqrt{\frac{I_{CP}{K}_{VCO}}{2\pi N{C}_p}}$ 와 $\zeta =\frac{R}{2}\sqrt{\frac{I_{CP}{K}_{VCO}{C}_p}{2\pi N}}$ 를 대입하면 (즉, $R{C}_p=\frac{2\zeta }{{\omega }_n}$), $G(s)=\frac{{\omega }_n^2(1+s\frac{2\zeta }{{\omega }_n})}{s^2}=\frac{2\zeta {\omega }_{n}s+{\omega }_n^2}{s^2}$

• 폐루프 전달 함수 ($H_{closed}(s)$): (입력 ${\varphi }_{in}$ 대비 피드백 ${\varphi }_{div}$ 응답 기준) $H_{closed}(s)=\frac{{\varphi }_{div}(s)}{{\varphi }_{in}(s)}=\frac{G(s)}{1+G(s)}=\frac{2\zeta {\omega }_{n}s+{\omega }_n^2}{s^2+2\zeta {\omega }_{n}s+{\omega }_n^2}$ (실제 최종 출력 ${\varphi }_{out}(s)$은 여기에 $N$을 곱한 값이 됩니다.)

2.1. 2차 커패시터($C_2$)의 추가와 시스템 파라미터 변화

실제 CP-PLL 설계에서는 Reference Spur(제어 전압의 리플)를 억제하기 위해 루프 필터 저항 $R$과 병렬로 2차 커패시터 $C_2$를 추가하여 3차 시스템(3rd-order system) 으로 구현합니다. 이때 수동 루프 필터의 임피던스는 다음과 같이 변합니다. $Z(s)=\left(R+\frac{1}{s{C}_1}\right)||\frac{1}{s{C}_2}=\frac{1+sR{C}_1}{s(C_1+C_2)\left(1+sR\frac{C_1{C}_2}{C_1+C_2}\right)}$ 일반적으로 $C_1\gg C_2$ 로 설계하므로, 저주파 대역에서의 지배적인 커패시턴스는 $C_1+C_2$ 가 되고, 고주파 극점은 ${\omega }_p\approx \frac{1}{R{C}_2}$ 에 형성됩니다.

① 자연 주파수와 제동비의 수식적 변화 고주파 극점을 무시한 등가 2차 시스템 관점에서 보면, 필터의 총 커패시턴스가 $C_1$에서 $C_1+C_2$로 증가한 것과 같습니다. (단, 영점 ${\omega }_z=1/R{C}_1$ 을 만드는 커패시턴스는 여전히 $C_1$ 입니다.) 따라서 핵심 파라미터는 다음과 같이 변화합니다.

• 자연 주파수 변화: ${\omega }_n^{\prime }=\sqrt{\frac{I_{CP}{K}_{VCO}}{2\pi N(C_1+C_2)}}={\omega }_n\sqrt{\frac{C_1}{C_1+C_2}}$
  • 직관적 의미: $C_2$가 추가됨으로써 루프 필터라는 전체 ‘전하 물통’의 크기가 커졌습니다. 같은 전류를 펌핑해도 전압이 더 천천히 차오르므로, 시스템의 전반적인 반응 속도인 ${\omega }_n$이 소폭 감소(느려짐) 합니다.
• 제동비 변화: ${\zeta }^{\prime }=\frac{R{C}_1}{2}{\omega }_n^{\prime }=\zeta \sqrt{\frac{C_1}{C_1+C_2}}$
  • 직관적 의미: 자연 주파수(반응 속도)가 줄어든 비율만큼, 브레이크 역할을 하는 제동비도 함께 감소합니다. 브레이크가 밀려서 시스템이 더 출렁거릴 준비가 되었다는 뜻입니다.

② 시간 영역(Time Domain)의 동작 특성 차이 ($C_2$ 유무에 따른 차이) $C_2$를 추가하면 시간 영역에서의 스텝 응답(Step Response) 특성이 다음과 같이 크게 달라집니다.

1. 초기 응답 지연 (Sluggish Initial Response): 순수 2차 시스템($C_2$ 없음)에서는 차지펌프 전류가 켜지는 즉시 저항 $R$에 의해 $V_{ctrl}$이 수직으로 점프하며 매우 즉각적으로 반응합니다. 하지만 $C_2$가 있으면 전류 펄스를 일차적으로 흡수(Smoothing)하여 전압 점프를 막아주므로, 스텝 입력 직후의 극초반 반응 곡선이 다소 둔탁하고 둥글게 지연됩니다.
2. 오버슈트 및 링깅(Ringing) 증가: 수식에서 확인했듯 제동비($\zeta$)가 감소할 뿐만 아니라, 고주파 극점(${\omega }_p$)에 의한 위상 지연까지 더해져 시스템의 전체 위상 여유(Phase Margin)가 깎입니다. 결과적으로 락(Lock)을 잡을 때 목표 주파수를 훅 지나치고 위아래로 출렁거리는 오버슈트가 심해집니다.
3. 긴 꼬리 정착 (Long Tail Settling): 깎여나간 위상 여유를 원상 복구하기 위해 설계자는 영점 주파수(${\omega }_z$)를 낮추려고 메인 커패시터 $C_1$을 크게 키우게 됩니다. 이로 인해 주파수가 목표치에 거의 도달한 마지막 순간에, 거대해진 $C_1$에 남은 미세한 위상 오차가 아주 서서히 충전/방전되며 줄어드는 ‘긴 꼬리(Long Tail)’ 형태의 느린 정착(Settling) 특성이 뚜렷하게 나타납니다.

③ 주파수 영역(Frequency Domain) 최적 설계 이론 (Phase Bump) $C_2$가 없는 순수 2차 시스템에서는 고주파로 갈수록 위상이 $-90^{\circ }$로 수렴하므로 위상 여유가 매우 평탄하고 안전하게 유지됩니다. 하지만 $C_2$에 의한 고주파 극점(${\omega }_p$)이 추가되면, 위상 곡선이 상승했다가 다시 꺾여 내려오는 산봉우리 형태의 Phase Bump가 형성됩니다.

• 꼭대기(Peak) 타겟팅 최적화: 시스템의 PVT 강건성(Robustness)을 극대화하고 면적 제약 하에서 최대의 위상 여유를 얻기 위해, 루프 필터 설계 시 개루프 대역폭(${\omega }_{BW,open}$)이 정확히 Phase Bump의 꼭대기(${\omega }_{peak}=\sqrt{{\omega }_z\cdot {\omega }_p}$)에 오도록 파라미터를 세팅합니다. (이때 꼭대기의 높이를 타겟 Phase Margin인 $60^{\circ }\sim 65^{\circ }$ 수준으로 튜닝합니다.)
• Phase Cliff 위험성: 대역폭을 꼭대기에 위치시키더라도, 공정이나 온도의 극심한 변화로 인해 실제 대역폭이 우측(극점 ${\omega }_p$ 방향)으로 밀리게 되면 산비탈을 굴러떨어지듯 위상 여유가 $0^{\circ }$를 향해 급격히 추락(Phase Cliff)하여 시스템이 발산할 치명적인 위험이 항상 존재합니다.

---

이러한 특성들을 염두에 두고, 루프 내에 노이즈가 주입되었을 때의 전달 함수 특성을 살펴보겠습니다.

3. CP-PLL의 노이즈 전달 함수 (Noise Transfer Functions) (p.93)

💡 직관적 이해: 왜 노이즈 위치가 달라도 분모는 항상 $1+G(s)$일까?

위상 잠금(Lock) 상태의 PLL은 선형 피드백 시스템(Linear Feedback System)으로 동작합니다. 제어 이론 관점에서 노이즈 전달 함수를 아주 직관적으로 이해해 보겠습니다.

1. 분자 (순방향 경로, Forward Path): 노이즈가 발생한 지점에서 출력단(Output)까지 처음 도달하는 길입니다. 노이즈 소스 위치에 따라 거쳐가는 블록이 다르므로(예: VCO 노이즈는 바로 출력, 기준 클럭 노이즈는 전체 루프 통과), 주입 위치마다 분자의 형태가 다릅니다.
2. 분모 (피드백의 반격, $1+G(s)$): 일단 출력단에 노이즈가 나타나면, 이 노이즈는 피드백 루프(분주기 $\to$ PFD $\to$ CP $\to$ Filter $\to$ VCO)를 한 바퀴 빙 돌아 다시 출력단으로 돌아와 자기 자신을 빼버립니다(Negative Feedback). 이 “루프를 한 바퀴 도는 경로”가 바로 개루프 전달 함수 $G(s)$ 입니다.
3. 수식 정리: 출력 = (노이즈가 처음 온 경로) - (출력이 루프를 한 바퀴 돈 경로) ${\varphi }_{out}={\varphi }_{noise}\cdot G_{forward}(s)-{\varphi }_{out}\cdot G(s)$ 이 식을 ${\varphi }_{out}$으로 묶어서 넘기면, $\frac{{\varphi }_{out}}{{\varphi }_{noise}}=\frac{G_{forward}(s)}{1+G(s)}$

결론: 즉, 노이즈가 루프 내 어느 곳으로 침투하든 상관없이, 일단 출력에 변동이 생기면 **“루프 전체가 이를 감지하고 억제하려는 피드백의 힘($1+G(s)$)“**은 항상 똑같이 작동합니다. 따라서 모든 노이즈 전달 함수의 분모는 동일하게 $1+G(s)$가 됩니다.

*(위 그림에서 노이즈가 주입되어 파란색 블록들을 거쳐 초록색 Output으로 가는 **순방향 경로(분자)**는 노이즈 위치마다 모두 다릅니다. 하지만, 출력에 나타난 변동은 무조건 하나로 합쳐져 아래쪽의 **피드백 경로(분모, G)*를 타고 돌아와 맨 앞의 더하기/빼기 기호에서 자기 자신을 깎아냅니다.)

CP-PLL을 구성하는 각 블록에서 발생하는 노이즈는 위 원리에 따라 다음과 같이 각기 다른 분자(필터링 특성)를 갖게 됩니다.

1. VCO 위상 노이즈 (${\varphi }_{n,VCO}$): High-Pass Filter (고역통과) $\frac{{\varphi }_{out}}{{\varphi }_{n,VCO}}=\frac{1}{1+G(s)}=\frac{s^2}{s^2+2\zeta {\omega }_{n}s+{\omega }_n^2}=1-H_{closed}(s)$
   • 루프 대역폭(${\omega }_{BW}$)보다 낮은 저주파 노이즈는 PLL 피드백이 완벽하게 추적하여 보상(상쇄)해 주므로 깎여 나갑니다.
   • 반면 대역폭보다 빠른 고주파 노이즈는 피드백 루프가 쫓아가지 못해 출력으로 그대로 전달됩니다. 따라서 VCO 자체는 고주파 노이즈(열잡음 등) 특성이 우수한 발진기(예: LC 발진기)를 사용하는 것이 필수적입니다.
2. 레퍼런스 노이즈 (${\varphi }_{n,REF}$) 및 분주기 노이즈: Low-Pass Filter (저역통과) $\frac{{\varphi }_{out}}{{\varphi }_{n,REF}}=N\cdot \frac{G(s)}{1+G(s)}=\frac{N(2\zeta {\omega }_{n}s+{\omega }_n^2)}{s^2+2\zeta {\omega }_{n}s+{\omega }_n^2}=N\cdot H_{closed}(s)$
   • 레퍼런스 클럭(크리스탈 등)과 분주기에서 발생하는 노이즈는 루프 대역폭 내에서는 피드백 루프가 그대로 따라가게 되어 출력에 그대로 묻어납니다. 특히 분주비 **$N$배가 곱해져서 증폭($20\log N$ dB)**되므로 저주파 영역에서 매우 치명적입니다. 고주파 성분은 LPF 특성으로 인해 깎여 나갑니다.
3. Charge-Pump 및 PFD 노이즈 ($i_{n,CP}$): Low-Pass Filter (저역통과) $\frac{{\varphi }_{out}}{i_{n,CP}}=\frac{2\pi N}{I_{CP}}\cdot \frac{G(s)}{1+G(s)}=\frac{N\cdot \frac{1}{I_{CP}}(2\zeta {\omega }_{n}s+{\omega }_n^2)}{s^2+2\zeta {\omega }_{n}s+{\omega }_n^2}$
   • 이 전달 함수는 직류($s=0$)에서 $\frac{N}{I_{CP}}$의 이득을 가지며, 고주파에서는 감쇠하는 저역통과 필터(LPF) 형태를 가집니다. (다만 제동비 $\zeta$에 따라 대역폭 근처에서 약간의 피킹(Peaking)이 발생할 수 있습니다.)
   • 수식에 $1/I_{CP}$가 포함되어 있으므로, 차지 펌프 전류($I_{CP}$)를 키우면 저주파 및 대역 내(In-band) 노이즈를 획기적으로 줄일 수 있습니다. 또한 트랜지스터의 1/f 노이즈(Flicker Noise)를 줄이기 위해 게이트 면적($W\cdot L$)을 넓게(Large area) 설계하는 것이 중요합니다.
4. VCO 제어 전압 노이즈 ($v_{n,ctrl}$) 및 VDD 노이즈 ($v_{n,VDD}$): Band-Pass Filter (대역통과) $\frac{{\varphi }_{out}}{v_{n,ctrl}}=\frac{K_{VCO}/s}{1+G(s)}=\frac{s\cdot K_{VCO}}{s^2+2\zeta {\omega }_{n}s+{\omega }_n^2}$
   • VCO의 제어 전압 노드($V_{ctrl}$)로 유입되는 잡음이나 전원단(VDD)을 타고 들어온 잡음($v_{n,VDD}$)이 VCO 주파수를 변조시킬 때의 전달 함수입니다. (VDD 노이즈의 경우 분자의 $K_{VCO}$가 $K_{VCO,VDD}$로 바뀔 뿐 형태는 동일합니다.)
   • 분자에 $s$ 항이 존재하므로, 직류(DC)에서는 피드백 루프가 완전히 억제해주고 고주파에서는 VCO 자체의 적분 특성($1/s$)에 의해 감쇠되어 대역통과 필터(BPF) 특성을 가집니다.
   • 즉, 루프 대역폭(${\omega }_{BW}$) 근처의 주파수를 가진 전원 노이즈나 제어 전압 노이즈가 출력 위상에 가장 큰 스퍼(Spur)와 지터(Jitter)를 유발합니다.

💡 최적의 루프 대역폭 (Optimum Loop Bandwidth) 설계 전략

저주파 대역을 지배하는 **레퍼런스 노이즈 커브 (LPF 특성)**와 고주파 대역을 지배하는 **VCO 노이즈 커브 (HPF 특성)**를 겹쳐 그렸을 때, **두 곡선이 서로 교차하는 지점 부근으로 루프 대역폭을 설정(Optimum BW)**해야만 시스템 전체의 누적 위상 노이즈(Integrated Phase Noise) 및 지터(Jitter)를 최소화할 수 있습니다.

4. CP-PFD의 실제 회로 구현 이슈 (Non-idealities) (p.127)

이론적으로 완벽해 보이는 CP-PLL도 실제 트랜지스터로 구현하게 되면 여러가지 비이상적 특성(Non-idealities)으로 인해 스퍼(Spur)나 위상 오차가 발생합니다. 이러한 현상은 정수-N(Integer-N) PLL에서는 정적인 위상 오차나 스퍼 정도를 만들지만, Fractional-N 구조에서는 심각한 성능 저하를 야기합니다.

• Dead-zone (데드존):
  • PFD에 들어오는 두 신호(Ref, Div)의 위상차가 아주 미세할 때, 논리 게이트의 지연 시간(Delay) 때문에 Charge-Pump의 스위치가 켜지기도 전에 다시 꺼져버려 전류가 전혀 흐르지 않는 ‘무감각한’ 구간이 발생합니다.
  • 데드존에 빠지면 PLL이 사실상 닫힌 루프(Closed-loop)가 아닌 열린 루프(Open-loop)처럼 동작하게 되므로, 제어를 받지 못한 VCO의 위상 노이즈가 급증하게 됩니다.
  • 해결책: PFD의 리셋(Reset) 경로에 인위적으로 **Delay(지연 회로)**를 삽입합니다. 이를 통해 위상차가 완벽히 0일 때도 UP/DN 스위치가 아주 짧은 시간 동안 동시에 켜졌다가 꺼지도록 하여 최소 펄스 폭을 보장합니다.
• Current Mismatch (전류 불일치):
  • 차지펌프 회로의 P-MOS(UP)와 N-MOS(DN)는 특성 차이나 채널 길이 변조(Channel length modulation) 효과로 인해 UP 전류($I_{UP}$)와 DN 전류($I_{DN}$)의 크기가 출력 제어 전압($v_{ctrl}$) 레벨에 따라 미세하게 달라집니다.
  • 전류 크기가 불일치하면 PLL이 완벽하게 위상 잠금(Lock) 상태에 도달하더라도, 매 주기마다 들어오는 펄스의 충전량과 방전량을 일치시키기 위해 **고정적인 위상 오차(Static Phase Offset)**를 강제로 발생시키게 됩니다. 이는 결국 제어 전압($v_{ctrl}$)에 주기적인 톱니 모양의 리플(Ripple)을 만들고 출력 신호에 **기준 스퍼(Reference Spur)**를 유발하는 주된 원인이 됩니다.
  • 해결책: Active Op-Amp 피드백 회로를 추가하여 출력 노드와 복제 노드의 $V_{DS}$를 강제로 일치시켜 주어 $I_{UP}$과 $I_{DN}$을 완벽하게 맞추는 기법(Reduced Mismatch Charge-Pump)을 적용합니다.
• Charge-Sharing (전하 분배 현상):
  • 스위치가 켜지고 꺼질 때, 차지 펌프 트랜지스터 사이의 기생 커패시턴스($C_p,C_x,C_y$)와 거대한 루프 필터 커패시턴스 간에 갇혀있던 전하가 갑자기 섞이면서 전압 도약(Jump)이 발생하는 현상입니다.
  • 해결책: 능동 소자를 이용한 부트스트래핑(Bootstrapping) 회로를 추가하여, 스위치가 꺼진 상태에서도 중간 노드의 전압이 항상 루프 필터의 제어 전압과 같게 유지되도록 만듭니다.